پروژه وریلاگ/پایتون

- کد وریلاگ - با پایتون هم قابل قبول است - در این کار میخواهیم به یک مدار که ترجیحا از مدارات بنچمارک iscas باشه، به صورت تکراری گیت xor اضافه کنیم.  مثلاً این گیت xor هربار در مکان هایی اضافه بشه که ضریب تاثیر بالایی دارند. که الگوریتم این روش موجوده و میشه ازش استفاده کرد. یا هربار در مکان هایی اضافه بشه که اون نقطه نرخ فعالیت ( signal activity) پایینی داره. یا در مکان هایی که در مسیر بحرانی نیستند اضافه بشه. البته بستر طراحی asic هست.